Исходное сообщение
"Представлены схемы первого аппаратного кодировщика и декодир..." Отправлено pavlinux, 21-Мрт-11 12:53
> Все подготовленные схемы доступны в форматах и > Аппаратная реализация WebM/VP8 поддерживает работу деление на 0! Где железка??? Откуда бенчмарки??? Теоретиги?   > использование аппаратной акселерации позволяет значительно снизить потребление энергии > нагрузка на основной CPU почти не заметна. Зато грузит блок кодирования/декодирования на 400%. В итоге получаем, вместо 2Ватт на CPU, 0.5W на CPU + 4W на кодере :) --- У Интела тоже процессоры с аппаратной акселерацией тригонометрии!!! И даже выполнены в виде отдельного блока - FPU, и о чудо, при вычислении cos/sin/log - ваще не грузит CPU !!! В более дорогих моделях присутствуют MMX, SSE, с аппаратной акселерацией Линейной алгебры! Ейо!