> RISC-V это просто свободная спецификация на набор инструкций, хотя и позволяет сделать
> совместимый со спецификацией процессор не делая отчислений за спецификации.

А еще есть и энное количество ядер и даже SoC по этой спецификации под открытыми лицензиями. Да, это не самые крутые и мощные штуки. Пока. Про ARM тоже это говорили. А сейчас вроде как эпл собирается на них с x86 уйти.

> Тем не менее, проблема несколько в другом - чтобы доверять такому процессору
> вам нужно хорошо (мягко говоря) разбираться в Verilog-е и иметь дома
> принтер/печку для выпекания процессоров по "рецетам с github-а" )

Или просто сгенерить битстрим FPGA, хоть это и медленнее. Но некоторым хватает, есть энное количество железок где FPGA нужна, а до кучи и проц делают, RISCV или OpenRISC, а на нем уже допустим пингвин бутают. Для общей координации, гуя, сети или что они хотели, т.к. на гольном FPGA это делать радости мало.

И сугубо на уровне анализа проблемы, как следствие из анализа 1 программой другой, "дизайн FPGA не может проанализировать произвольный код залитый в него и вынести вердикт". И хотя он все еще может подсунуть свойства отличные от обещаемых, как с Actel FPGA vs JTAG, но лобовая атака, на именно процессорное ядро и код в нем - не катит.