Исходное сообщение
"Микроядро seL4 математически верифицировано для архитектуры ..." Отправлено Аноним, 11-Июн-20 14:25
> Нет. У PDP-11 пачка омских режимов адресации, RISC всегда load/store. load/store - это вторичный половой признак. Он является следствием, а не причиной и по этому не может считаться в отрыве от других признаков. На то что является первичным, позволю себе сослаться на автора понятия RISC Джона Кока [1]: This was the key realization: Imposing microcode between a computer and its users imposes an  expensive  overhead in performing the most frequently executed instructions. Thus, a key task in  designing the experimental machine was to investigate the consequences of exposing a microcomputer directly to the end user. In many  cases, a microcomputer limited to instructions executable in one cycle would execute a macro-instruction  in about  as many  cycles as a System/370 Model 168 executing the equivalent instruction. The great potential  was that  simple  instructions would run substantially faster for the same circuit family and cycle time because the overhead of executing a CISC (Complex Instruction-Set Computer) interpreter was pared away. Он однозначно говорит что RISC получился из CISC удалением микрокода и его интерпретатора. Ортогональность, load/store и прочее - только следствия. [1] The evolution of RISC technology at IBM: https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5389855

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:	>> Нет. У PDP-11 пачка омских режимов адресации, RISC всегда load/store. > load/store - это вторичный половой признак. Он является следствием, а не причиной > и по этому не может считаться в отрыве от других признаков. > На то что является первичным, позволю себе сослаться на автора понятия RISC > Джона Кока [1]: > This was the key realization: Imposing microcode between a computer and its > users imposes an expensive overhead in performing the most > frequently executed instructions. Thus, a key task in designing the > experimental machine was to investigate the consequences of exposing a microcomputer > directly to the end user. In many cases, a microcomputer > limited to instructions executable in one cycle would execute a macro-instruction > in about as many cycles as a System/370 > Model 168 executing the equivalent instruction. The great potential was > that simple instructions would run substantially faster for the > same circuit family and cycle time because the overhead of executing > a CISC (Complex Instruction-Set Computer) interpreter was pared away. > Он однозначно говорит что RISC получился из CISC удалением микрокода и его > интерпретатора. Ортогональность, load/store и прочее - только следствия. > [1] The evolution of RISC technology at IBM: https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5389855
	Введите код, изображенный на картинке: