Исходное сообщение
"Android портирован для плат на архитектуре RISC-V" Отправлено Онаним, 29-Янв-21 23:53
Полноценного планировщика операций нет. Весь пайплайнинг по сути ручной, ещё на этапе компиляции. Просто потому, что основная прелесть RISC - как раз упрощение железного декодера и планировщика. Да, для всякого перемножения матриц норм, где всё в кешах, и все операции предсказуемы. Но на сложных конструкциях с кондишнлами и сильной зависимостью от входных данных всё - привет. Малейший затык на том же пролёте с кешем - и очередь встаёт. Из исключений на слуху ныне наверное только ARM, но с ARM тема особая. Те же кортексы уже давно химера. Их даже RISC назвать уже язык не поворачивается. Там уже и кеш макроопераций появился, и обратная разбивка на сопряжённые микрооперации...