Исходное сообщение
"Компания SiFive представила ядро RISC-V, опережающее по прои..." Отправлено erthink, 23-Окт-21 16:17
> Что RISC-V для кофеварок, а высокопроизводительные десктопные и серверные процессоры общего > назначения на нем не сделать Врете. Говорилось, в частности мной, буквально следующее: "у RISC-V как ISA нет значимых преимуществ при выходе из low-end сегмента". На всякий, повторю для тех кто в танке: - можно прикрутить декодер RISC-V к любому высокопроизводительному исполняемому ядру u-ops (что, в частности, делает Интел). - можно сделать высокопроизводительное ядро с использованием RISC-V ISA, но от самой ISA это нисколько не проще (в сравнении с MIPS, SPARC или OpenPower). - реально проще с RISC-V ISA делать простые ядра (особенно low-end), ибо изначально так и было задумано (для кофеварок).

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:	>> Что RISC-V для кофеварок, а высокопроизводительные десктопные и серверные процессоры общего >> назначения на нем не сделать > Врете. > Говорилось, в частности мной, буквально следующее: "у RISC-V как ISA нет значимых > преимуществ при выходе из low-end сегмента". > На всякий, повторю для тех кто в танке: > - можно прикрутить декодер RISC-V к любому высокопроизводительному исполняемому ядру u-ops > (что, в частности, делает Интел). > - можно сделать высокопроизводительное ядро с использованием RISC-V ISA, но от > самой ISA это нисколько не проще (в сравнении с MIPS, SPARC > или OpenPower). > - реально проще с RISC-V ISA делать простые ядра (особенно low-end), > ибо изначально так и было задумано (для кофеварок).
	Введите код, изображенный на картинке: