Как и большинство новостей про RISC-V, опять смешали всё в кучу. Автор не отличает архитектуру (или в более узком смысле набор команд, он же ISA) от микроархитектуры. И это элементарное непонимание порождает весь этот бред, на котором в общем-то и паразитируют RISC-V маркетологи соответствующих компаний, разогревая OSS community. Ведь в этом разогреве и есть цель – создать видимость необходимости для SW разработчиков считаться с RV и повысить количество SW продуктов, где поддержана RV архитектура.Но RV – это архитектура, по сути, то, как должен вести себя процессор с точки зрения софта. Знание архитектуры достаточно для написание функционального софта, но недостаточно для написания эффективного софта (в том числе и компилятора). Однако, ни одной известной открытой микроархитектуры RISC-V коммерческого качества не опубликовано, они все закрытые и именно на их продаже зарабатывают (не очень успешно надо сказать) компании типа SiFive или Andes (собственно 2 лидера RV processor IP). И стригут те самые роялти.
Почему же нельзя взять опубликованные микроархитектуры и сделать на них чип? Потому что чип не заработает. Эти микроархитектуры – либо исследовательские поделки, либо PR коммерческих компаний. Для коммерческого использования не пригодны. Чтобы понять почему не заработает чип, надо немного погрузиться в специфику верификации аппаратуры и понимание рынка IP. Верифицировать блок чипа надо или в контексте всей системы или как отдельно стоящий блок с четко очерченными интерфейсами сопряжения и спецификацией поведения (IP блок). Первое открытому железу не доступно, т.к. процессор – это малая часть современных SoC, а про открытые реализации интерфейсов, шин, блоков базовой логики и памятей никто не слышал. Не говорим, что отсутствие Open Source EDA инструментов (а соответственно рассуждения про отсутствие закладок даже в случае открытой микроархитектуры – курам на смех). Второе несравненно сложнее, ведь не зря Arm, Synopsys и Cadence едят свой хлеб (а это лидеры на рынке IP сегодня, Arm – процессоры и немного всего остального, Synopsys – интерфейсы, логика и немного всего остального, Cadence – понемногу всего).
И вот, сделав круг, возвращаемся с чего начали – количество SW продуктов, где есть поддержка RV. Зачем это надо? Чтобы пошатнуть Arm в их гегемонии в софтовых экосистемах, чтобы потом создать конкурента на рынке IP. Открытой микроархитектуры коммерческого качества, как и открытых интерфейсных IP и EDA не будет. Это очень дорого и может появиться только под крылом какого-то правительства (скорее всего китайского, может быть российского). OSS community просто используют. Используют коммерческие компании, которые хотят отъесть часть миллиардного IP пирога Arm, используют правительства, которые хотят создать свою местечковую микроархитектуру, которая условно не зависит от дяди в Штатах.
Но все эти интересы приводят к появлению дублирующих спецификаций. Сколько там вариантов спецификации контроллера прерываний сегодня есть и кто за ними стоит? Сколько раз новая версия какой-либо ратифицированной спецификации приводила к серьезным изменениям? К сожалению, мне кажется, путь фрагментации для RV неизбежен. А значит будет всё больше дробиться софтовая экосистема. Это один из существенных рисков всего предприятия. Но это всё мероприятие оно про бизнес или национальную безопасность, а никак не про открытость, бесплатность, отсутствие закладок (чужих закладок – может быть, при условии контроля всего цикла) или что-то ещё из того, о чем мечтают и рассуждают в новости и комментах.
