Исходное сообщение
"Проект Pine64 выпускает в продажу плату STAR64 на базе архит..." Отправлено штеуд, 03-Апр-23 23:08
Хм, по-моему "инсайдер" пояснил/уточнил только про причину отказ штеуда от risc-v, и не более того. Эти пояснения решения штеуда выглядят разумно и действительно совпадают с тезисами erthink-а (Леонида Юрьева) из Positive Technologies. https://d-russia.ru/otkrytaja-haljava-i-besplatnyj-syr.html#... - В яблоке ничего не решали по не-перспективность x86, но были недовольны ценником, а еще больше нежеланием штеуда делать именно то, что хотели яблочники. Это касалось обвязки процессора, северного моста и системных компонентов. Основной же причиной переход на ARM стал отказ Intel открывать для Apple все подробности SMM и микрокода. Если упростить и отбросит второстепенное, то причиной перехода на ARM стал отказ Intel идти на встречу и предоставлять Apple доступ к конфиденциальной информации, без которой невозможность обеспечить верификацию и контроль на стороне Apple, достаточный хотя-бы для теоретической возможности обеспечить полную защищенность/невзламываемость. При этом ARM делал ровно обратное все последние 20 лет. А после того как Apple купила "PA Semi" ребята из ARM обмазались вазелином и полезли... - Суть в том, что причиной перехода были не архитектуры и не микроахитектуры ARM и x86. А прорывной словатский стартап тратит на маркетинг (видимо) больше чем на разработку, при этом показывает эмулируемый на FPGA "прототип PoC" достаточно средней (если не посредственной) микроахитектуры с блоком умножения матриц, и всё это с натянутыми на глобус мегагерцами по мотивам анекдота "сова и мыши, которые не ёжики". - Процессор с любой системой команд (в том числе на основе RISC-V) может обслуживать какой-то акселератор, но это не значит, что полученный HPC будет чем-то обязан RISC-V. Делать же HPC именно на основе RISC-V ISA можно либо от безысходности (сделать хоть что-то в качестве оправдания бюджета), либо "из принципа" (невзирая на неудобства и ухудшение ТТХ). Все потуги с RISC-V вне сегмента low-end попадают именно в это распределение - буквально все "крутые" ядра на основе RISC-V неприемлемо посредственны с актуальным широким рынком, если смотреть вне сегмента low-end, микроконтроллеров и т.п.

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:	> Хм, по-моему "инсайдер" пояснил/уточнил только про причину отказ штеуда от risc-v, и > не более того. > Эти пояснения решения штеуда выглядят разумно и действительно совпадают с тезисами erthink-а > (Леонида Юрьева) из Positive Technologies. > https://d-russia.ru/otkrytaja-haljava-i-besplatnyj-syr.html#comment-16223 > - > В яблоке ничего не решали по не-перспективность x86, но были недовольны ценником, > а еще больше нежеланием штеуда делать именно то, что хотели яблочники. > Это касалось обвязки процессора, северного моста и системных компонентов. Основной же > причиной переход на ARM стал отказ Intel открывать для Apple все > подробности SMM и микрокода. > Если упростить и отбросит второстепенное, то причиной перехода на ARM стал отказ > Intel идти на встречу и предоставлять Apple доступ к конфиденциальной информации, > без которой невозможность обеспечить верификацию и контроль на стороне Apple, достаточный > хотя-бы для теоретической возможности обеспечить полную защищенность/невзламываемость. > При этом ARM делал ровно обратное все последние 20 лет. А после > того как Apple купила "PA Semi" ребята из ARM обмазались вазелином > и полезли... > - > Суть в том, что причиной перехода были не архитектуры и не микроахитектуры > ARM и x86. > А прорывной словатский стартап тратит на маркетинг (видимо) больше чем на разработку, > при этом показывает эмулируемый на FPGA "прототип PoC" достаточно средней (если > не посредственной) микроахитектуры с блоком умножения матриц, и всё это с > натянутыми на глобус мегагерцами по мотивам анекдота "сова и мыши, которые > не ёжики". > - > Процессор с любой системой команд (в том числе на основе RISC-V) может > обслуживать какой-то акселератор, но это не значит, что полученный HPC будет > чем-то обязан RISC-V. > Делать же HPC именно на основе RISC-V ISA можно либо от безысходности > (сделать хоть что-то в качестве оправдания бюджета), либо "из принципа" (невзирая > на неудобства и ухудшение ТТХ). > Все потуги с RISC-V вне сегмента low-end попадают именно в это распределение > - буквально все "крутые" ядра на основе RISC-V неприемлемо посредственны с > актуальным широким рынком, если смотреть вне сегмента low-end, микроконтроллеров и т.п.
	Введите код, изображенный на картинке: